Produkte |
Imec demonstriert kondensatorlose DRAM-Zelle auf IGZO-Basis mit >400s Speicherzeit
Das imec, ein weltweit führendes Forschungs- und Innovationszentrum für Nanoelektronik und digitale Technologien, präsentiert eine neuartige DRAM-Zellenarchitektur (Dynamic Random Access Memory), die zwei Indium-Gallium-Zinkoxid-Dünnschichttransistoren (IGZO-TFTs) und vor allem keinen Speicherkondensator enthält.
Das ist eine Produktankündigung von imec. Allein der Emittent ist für den Inhalt verantwortlich.
DRAM-Zellen in dieser 2T0C-Konfiguration (2 Transistoren 0 Kondensatoren) weisen bei unterschiedlichen Zellabmessungen eine Speicherzeit von mehr als 400s auf - was die Auffrischungsrate und den Stromverbrauch des Speichers deutlich reduziert. Die Fähigkeit, IGZO-TFTs im Back-End-of-Line (BEOL) zu prozessieren, reduziert die Grundfläche der Zelle und eröffnet die Möglichkeit, einzelne Zellen zu stapeln. Diese bahnbrechenden Ergebnisse ebnen den Weg zu stromsparenden und hochdichten monolithischen 3D-DRAM-Speichern.
Die Skalierung herkömmlicher 1T1C-DRAM-Speicher (ein Transistor, ein Kondensator) über die 32-Gb-Die-Dichte hinaus steht vor zwei großen Herausforderungen. Erstens ist es aufgrund der Schwierigkeiten bei der Skalierung von Si-basierten Array-Transistoren schwierig, den erforderlichen Ausschaltstrom und den Leiterbahnwiderstand bei abnehmender Zellengröße einzuhalten. Zweitens ist die 3D-Integration und Skalierbarkeit - der ultimative Weg zu DRAM mit hoher Dichte - durch die Notwendigkeit eines Speicherkondensators begrenzt. Imec stellt eine neuartige DRAM-Architektur vor, die auf beide Herausforderungen reagiert und damit einen Skalierungspfad in Richtung stromsparender 3D-DRAM-Speicher mit hoher Dichte bietet.
Die neue Architektur implementiert zwei IGZO-TFTs - die für ihren sehr niedrigen Aus-Strom bekannt sind - und keinen Speicherkondensator. In dieser 2T0C-Konfiguration dient die parasitäre Kapazität des Lesetransistors als Speicherelement. Die resultierenden DRAM-Zellen weisen dank eines extrem niedrigen (extrahierten) Aus-Stroms von 3x10-19A/µm eine Speicherzeit >400s auf. Diese bahnbrechenden Ergebnisse wurden für optimierte skalierte IGZO-Transistoren (mit 45nm Gate-Länge) erzielt, die auf 300mm-Wafern prozessiert wurden. Die Optimierung zielte darauf ab, den Einfluss von Sauerstoff- und Wasserstoff-Fehlstellen sowohl auf den Einschaltstrom als auch auf die Schwellenspannung zu unterdrücken - eine der größten Herausforderungen bei der Entwicklung von IGZO-TFTs.
Gouri Sankar Kar, Programmdirektor am imec: "Neben der langen Verweildauer bieten IGZO-TFT-basierte DRAM-Zellen einen zweiten großen Vorteil gegenüber aktuellen DRAM-Technologien. Im Gegensatz zu Si können IGZO-TFT-Transistoren bei relativ niedrigen Temperaturen hergestellt werden und sind daher mit der BEOL-Verarbeitung kompatibel. Dies ermöglicht es uns, die Peripherie der DRAM-Speicherzelle unter das Speicherarray zu verlegen, was den Footprint des Speicherchips deutlich reduziert. Darüber hinaus eröffnet die BEOL-Verarbeitung Wege zum Stapeln einzelner DRAM-Zellen und ermöglicht so 3D-DRAM-Architekturen. Unsere bahnbrechende Lösung wird dazu beitragen, die sogenannte Memory Wall einzureißen, so dass DRAM-Speicher weiterhin eine entscheidende Rolle in anspruchsvollen Anwendungen wie Cloud Computing und künstlicher Intelligenz spielen können."
