IAR Systems bietet erweiterte Optimierungs- und Trace-Funktionen für die RISC-V-Entwicklung

IAR Systems, der zukunftssichere Anbieter von Softwaretools und Dienstleistungen für die Embedded-Entwicklung, hat die vollständige Entwicklungs-Toolchain IAR Embedded Workbench für RISC-V um zusätzliche Trace-Funktionalitäten und neue Compiler-Optimierungen erweitert. Aufbauend auf der bestehenden Unterstützung für eine Reihe von MCUs und FPGAs verschiedener Hersteller unterstützt die neueste Version 1.40 jetzt auch Nuclei System Technology-Prozessoren. Darüber hinaus enthält diese neue Version eine verbesserte Implementierung der Draft-P-Erweiterung und Intrinsics mit Unterstützung für vektorisierte Versionen. Mit der herausragende Optimierungstechnologie der IAR Embedded Workbench für RISC-V können Entwickler sicherstellen, dass ihre Anwendung den Anforderungen entspricht und die Nutzung des On-Board-Speichers optimieren. Die aktuellste Version führt mehrere neue Compiler-Optimierungen bezüglich Code-Geschwindigkeit und -Größe sowie neue optimierte Bibliotheken für die String-Bearbeitung ein. Dies führt zu verbesserten Größenoptimierungen über eine breite Palette von Standard-Codes sowie zu signifikanten Verbesserungen bei den Geschwindigkeitsoptimierungen für praxisorientierte Benchmarks. Zur Sicherung der Code-Qualität enthält die Toolchain die Funktion C-STAT für eine integrierte statische Code-Analyse. C-STAT weist nach, dass der Code Industriestandards wie MISRA C:2012, MISRA C++:2008 und MISRA C:2004 entspricht und erkennt außerdem Defekte, Bugs und Sicherheitsschwachstellen gemäß der Definition von CERT C und der Common Weakness Enumeration (CWE). Wie bereits angekündigt, wird Anfang 2021 eine vom TÜV SÜD nach IEC 61508 und ISO 26262 zertifizierte Functional-Safety-Version der IAR Embedded Workbench für RISC-V verfügbar sein, die qualifizierte Tools, eine vereinfachte Validierung und die garantierte Unterstützung während des gesamten Produktlebenszyklus beinhaltet. Die IAR Embedded Workbench bietet native Unterstützung für leistungsstarke Debugging- und Trace-Probes, wodurch zusätzliche Funktionen zur Überwachung und zum besseren Verständnis des Anwendungsverhaltens zur Verfügung stehen. Die Debug-Probe I-jet unterstützt neben schnellem JTAG/cJTAG/DAP-Debugging auch On-Chip-RAM-gepufferte Traces. Für das Livestreaming von Trace-Informationen zur Codeabdeckung und für die Profilerstellung können Entwickler die Trace-Probe I-jet Trace verwenden. Mit I-jet Trace gibt die IAR Embedded Workbench Entwicklern die volle Kontrolle über alle aktiven Einstellungen und den Live-Trace-Status der Anwendung. Darüber hinaus ermöglicht das Funktionsprofiling die Anzeige und Analyse von Timing-Informationen für die Funktionen in einer Anwendung, während die Code-Abdeckungsanalyse den Prozentsatz des Codes anzeigt, der bis zur Auflösung einzelner Befehle ausgeführt wurde. Diese kombinierten Funktionen bieten ein nicht-intrusives und einfach zu bedienendes Code-Optimierungstool. Die neueste Version der IAR Embedded Workbench für RISC-V erweitert die Trace-Funktionen um eine verbesserte Unterstützung für die Debug-Lösung SiFive Insight und zusätzliche Unterstützung für Trace-Triggerpunkte, wodurch es möglich ist, den Zeitpunkt des Startens und Stoppens der Trace-Erfassung anzupassen. IAR Systems ist Aussteller des virtuellen RISC-V-Summit vom 8. bis 10. Dezember 2020. Robert Chyla, Lead Emulation Architect bei IAR Systems, referiert hier zum Thema „Overview of Trace for RISC-V“ im Software & Tools Stream am Donnerstag, 10. Dezember, von 14:00 bis 15:30 Uhr PST (23:00 bis 0:30 Uhr CET). Die IAR Embedded Workbench für RISC-V ist eine vollständige C/C++ Compiler- und Debugger-Toolchain. Für Entwickler von Unternehmen mit kommerziellen Entwicklungsprojekten, die die Toolchain ausprobieren möchten, stellt IAR Systems ein kostenloses RISC-V-Evaluierungskit zur Verfügung. Weitere Informationen über die IAR Embedded Workbench für RISC-V finden sich unter www.iar.com/riscv.