Cadence und Mentor entwickeln offene Verifikations-Methodik

Die Open Verification Methodology (OVM) stellt eine Tool-unabhängige Lösung für Entwickler und Verifikationsingenieure zur Verfügung, die sich durch eine Daten-Portierbarkeit und Interoperabilität auszeichnet. Sie umfasst entsprechend den Zielen von SystemVerilog entsprechende Interoperabilitätsmechanismen für Verifikations-IP (VIP), Modelle auf Transaktionsebene und RTL-Modelle, sowie eine vollständige Integration von anderen im Produktions-Flow üblichen Sprachen. Die OVM wird eine robuste Klassenbibliothek beinhalten und als Quellcode verfügbar sein. "Die OVM löst damit eines der größten Probleme im Hinblick auf die Verbreitung von SystemVerilog", sagt Robert Hum, Vice President und General Manager der Verification and Test Business Unit von Mentor Graphics Design. "Die Kunden müssen darauf vertrauen können, dass sie ihre Investitionen in Verifikationslösungen auch in Zukunft nutzen können. Nur eine Methodik, die mit verschiedenen, weit verbreiteten Simulatoren und Verifikations-Tools arbeitet, bietet die notwendige Sicherheit für einen Umstieg auf SystemVerilog." Die OVM und die unterstützende Klassenbibliothek beinhalten viele grundlegende Hilfsprogramme, um fortschrittliche objektorientierte und Abdeckungs-orientierte Verifikations-Umgebungen und wiederverwendbare VIP in SystemVerilog zu erstellen. Mit OVM vereinfacht sich die Einführung von SystemVerilog durch die Integration von Verifikationspraktiken in die Methodik und Bibliotheken. OVM wird die Zeit, die man für die Erstellung der Verifikationsumgebung benötigt deutlich verkürzen, die Integration der Verifikations-IP. vereinfachen und Datenportierbarkeit sowie eine Wiederverwendbarkeit garantieren.“ Eine vorläufige Version der OVM steht für selektierte Kunden in Q3 2007 zur Verfügung. Eine Produktions-Version, die die Methodik und unterstützende Bibliothek beinhaltet, wird ab dem 4. Quartal dieses Jahres zur Verfügung stehen. Zusätzliche Funktionalitäten sind für 2008 geplant.