imec und NVIDIA steigern mit KI die Präzision in der Chipfertigung
Das belgische Forschungszentrum imec und der US-amerikanische Chiphersteller NVIDIA haben zwei Verfahren mit KI und GPU-beschleunigten Berechnungen zur präziseren Messung von Chipstrukturen und zur Optimierung von Lithografieprozessen erprobt. Das geht aus einem Forschungsbeitrag von imec vom 14. Oktober hervor. Damit wollen die Partner Messzeiten verkürzen und die Fehlertoleranz bei der Chipbelichtung erhöhen. Die Ergebnisse sollen die Weiterentwicklung der High-NA-EUV-Lithografie voranbringen.
KI-gestützte Bildauswertung und Lithografiemasken
NVIDIA entwickelte ein generatives neuronales Netz, das Bildrauschen bei Rasterelektronenmikroskopen (CD-SEM) reduziert. Imec lieferte die Messdaten und führte Validierungsexperimente durch. Nach Angaben der Forscher verbesserte das KI-Verfahren das Signal-Rausch-Verhältnis einer einzelnen Aufnahme durchschnittlich um den Faktor 5,5.
Für die Optimierung der Lithografiemasken nutzten die Partner NVIDIAs KI-gestützte und GPU-beschleunigte cuLitho-Technologie zur optischen Proximity-Korrektur (OPC). Damit optimierten sie Maskenmuster für unterschiedliche Fokus- und Belichtungsbedingungen. Bei Versuchen mit 3-Nanometer-Strukturen vergrößerte sich das Prozessfenster laut imec um 30 Prozent.
Mehr Spielraum für die High-NA-EUV-Fertigung
Die Forschungsergebnisse sollen Halbleiterherstellern helfen, Messprozesse zu verkürzen und die Qualität der Lithografie besser zu kontrollieren. Bei der High-NA-EUV-Lithografie erschweren dünnere Fotolackschichten präzise Messungen, weil sie das Signal-Rausch-Verhältnis der Aufnahmen verschlechtern. Das KI-Verfahren benötigt laut imec für die Vermessung kleinster Chipstrukturen nur eine Aufnahme, während herkömmliche Methoden teilweise bis zu 64 Bilder verwenden. Dadurch lassen sich Strukturbreiten und die Rauheit von Leiterbahnkanten deutlich schneller erfassen. Nach Angaben von imec kann sich der Durchsatz bei diesen Wafermessungen um das bis zu 64-Fache erhöhen.
Ryoung-Han Kim, R&D Director bei imec, erklärte: „Unsere Forschung hat es uns ermöglicht, kritische technische Engpässe zu erkennen, die sich mit herkömmlichen Verfahren nicht überwinden ließen. Durch die Zusammenarbeit zwischen imecs Fachwissen in Lithografie und Strukturierung sowie NVIDIAs führenden KI-Technologien und beschleunigten Rechenverfahren können wir diese Hürden nun überwinden und die Weiterentwicklung der Lithografie für immer kleinere Strukturen beschleunigen, auch im Zeitalter der High-NA-EUV-Technologie.“
Für die High-NA-EUV-Lithografie verspricht die Maskenoptimierung eine höhere Prozessstabilität. Aufgrund der geringen Tiefenschärfe können bereits geringfügige Fokusfehler die Belichtungsergebnisse beeinträchtigen. Mit den optimierten Maskenmustern wollen die Forscher die Toleranzen erweitern und den Fertigungsprozess robuster gestalten. Davon erwarten die Forscher eine höhere Fertigungsausbeute bei der Produktion künftiger Chipgenerationen.
