STMicroelectronics baut Zentrum für digitale Zwillinge in der Halbleiter-F&E in Italien auf
Der europäische Chiphersteller STMicroelectronics will in Italien ein Forschungs- und Entwicklungszentrum für digitale Zwillinge aufbauen. Das geht aus einem Unternehmensbeitrag vom 15. September hervor. Am Standort Castelletto westlich von Mailand will ST mehr Entwicklungsschritte digital abbilden und neue Halbleitertechnologien früher auf mögliche Schwachstellen prüfen.
Virtuelle Modelle für Halbleiterprozesse und Bauelemente
ST will im neuen Zentrum physikbasierte Modellierung, Simulationen, Siliziumdaten und KI in einer gemeinsamen Entwicklungsumgebung nutzen. Die digitalen Modelle sollen verschiedene Schritte der Halbleiterentwicklung begleiten. Dazu gehören Prozess- und Bauelementmodellierung, Layout und Design sowie Zuverlässigkeit, Qualifikation und Tests. Engineering-Wissen soll ebenfalls in die Entwicklungsumgebung einfließen, reale Messdaten sollen die digitalen Modelle kontinuierlich schärfen.
Erste Proofs of Concept gibt es bereits für einen MEMS-Beschleunigungssensor und die multivariate Anomalieerkennung. Gemeinsam mit dem Politecnico di Milano arbeitet ST außerdem an einer KI-Anwendung für Siliziumphotonik. Auch virtuelle integrierte Simulation und Testautomatisierung erprobt der Konzern bereits. Die digitalen Modelle sollen die physische Validierung auf Silizium vorbereiten, sie aber nicht ersetzen.
Weniger physische Entwicklungsrunden durch digitale Zwillinge
Steigende Entwicklungskosten und die wachsende Komplexität neuer Halbleitertechnologien erhöhen den Druck auf die Entwicklungsprozesse. Nach Darstellung des Konzerns hängt ein großer Teil des Lernprozesses bislang weiterhin von physischem Silizium ab. Abweichungen zwischen Modellen und Messergebnissen oder spät erkannte Wechselwirkungen zwischen Zuverlässigkeit, Layout und Prozess können dadurch weitere Entwicklungsrunden auslösen.
ST will deshalb mehr Varianten digital untersuchen, ehe weitere physische Entwicklungszyklen folgen. Damit will der Konzern Entwicklungszeiten verkürzen, die Erfolgschancen früher Entwicklungsdurchläufe erhöhen und Kosten senken. Auch die Produktivität der Entwicklungsteams und die Planbarkeit bis zur Markteinführung sollen davon profitieren.
Fabio Gualandris, President Quality, Manufacturing and Technology bei STMicroelectronics schrieb: „Die physische Erprobung wollen wir damit nicht ersetzen. Die Validierung auf Silizium bleibt unverzichtbar. Stattdessen wollen wir mehr Möglichkeiten digital untersuchen, potenzielle Probleme früher erkennen und mit größerer Sicherheit in die physische Validierung gehen. Dadurch können wir wiederholte Lernschleifen reduzieren und neue Technologien schneller zur Einsatzreife bringen.“
Bis Ende 2027 will ST zunächst die nötige Infrastruktur vorbereiten und weitere Proofs of Concept entwickeln. Danach soll das Unternehmen das neue Engineering-Modell über einen Zeitraum von drei bis fünf Jahren im F&E-Umfeld ausrollen. Für das Zentrum in Castelletto rechnet ST mit bis zu 250 Beschäftigten im eigenen F&E-Team; externe Fachkräfte sollen die Arbeiten ergänzen.
