Zuken kooperiert mit Würth Elektronik

Gemeinsam festgelegte Designregeln sollen dazu beitragen, die Herstellbarkeit von Leiterplatten insbesondere unter der Berücksichtigung von Aspekten wie Zuverlässigkeit und Wirtschaftlichkeit für Entwickler und Designer zu vereinfachen. "Wir haben ein Paket an Design Rules mit definierten Lagenaufbauten, entsprechenden Leiterbahnbreiten und – abständen, sowie Viagrößen geschnürt. Diese fließen in die aktuelle CADSTAR Version ein und sind während des Design-Prozesses als Templates verfügbar. So lassen sich die Leiterplattendaten hinsichtlich Zuverlässigkeit und Effizienz sowohl für Entwickler und Designer aber auch für Hersteller erheblich steigern", erklärt Stefan Keller, Produktmanager für HDI/Microvia bei Würth Elektronik. Enge Kommunikation erhöht Zuverlässigkeit und Effizienz Leiterplattendesigns werden deutlich komplexer, während der Kostendruck für die Herstellung steigt. Daher ist es für Leiterplattendesigner immer wichtiger, Design-Details frühzeitig mit dem Leiterplattenhersteller zu besprechen. Durch eine enge Kommunikation kann vermieden werden, dass Designs möglicherweise unausgewogen und fehlerhaft sind, und folglich Aufwände unnötig steigen und die Zuverlässigkeit sinkt. Genau diesen Aspekten trägt die Kooperation von Zuken und Würth Elektronik Rechnung. "Layoutdaten, die nicht nach den Design Rules des Herstellers erstellt wurden, wirken sich vor allem bei der Entwicklung komplexer Highspeed-PCBs negativ aus. Für impedanzgesteuerte Leiterplatten mit BGA Feinstrukturbauteilen und HDI-Microvias müssen die Layer-Strukturen präzise entwickelt und Spezifikationen der Bauteil- und Leiterplattenhersteller berücksichtigt werden", erläutert Jeroen Leinders, CADSTAR Distribution Manager.