Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Elektronikproduktion | 23 März 2012

Altera und TSMC kooperieren bei Testverfahren

Altera und TSMC entwickeln weltweit erstes Testverfahren für heterogene 3D-Chips auf Basis des CoWoS-Prozesses.

Altera und TSMC gaben heute die gemeinsame Entwicklung des weltweit ersten „Test-Vehicles“ für 3D-ICs auf Basis des CoWoS (Chip-on-Wafer-on-Substrat)-Prozesses von TSMC bekannt. Heterogene 3D-Chips sind ein innovativer Weg zur Überwindung des Gesetzes von Moore, indem mehrere Technologien wie Analog, Logik und Speicher in einem Baustein vereint werden. Der CoWoS-Prozess von TSMC bietet für Halbleiter-Unternehmen bei der Entwicklung von 3D-Chips eine komplette integrierte Lösung - von der Frontend-Fertigung über die Backend-Assemblierung bis hin zum Test. Altera ist der erste Halbleiter-Hersteller, der ein Testmuster für heterogene 3D-ICs entwickelt und charakterisiert hat, auf Basis des CoWoS-Prozesses. Mit diesem und anderen Testverfahren kann Altera die Funktionalität und Zuverlässigkeit von 3D-ICs schnell überprüfen, um den Performance- und Qualitäts-Vorgaben gerecht zu werden. Der CoWoS-Prozess von TSMC in Kombination mit der führenden Silizium- und IP-Technologie von Altera schafft die Basis für die schnelle und kosteneffektive Entwicklung bzw. Einführung von 3D-Chips Die Vision von Altera in Bezug auf 3D-ICs beinhaltet die Entwicklung von Baustein-Derivaten, die es den Kunden erlauben, Silizium-IP je nach Bedarf und Anforderung zu kombinieren. Altera wird dabei seine führende Position bei der FPGA-Technologie nutzen, um unterschiedlichste Technologien wie CPUs, ASICs, Speicher oder optische Komponenten in einem FPGA zu integrieren. Mit künftigen 3D-Chips von Altera können Kunden ihre Produkte differenzieren indem sie die Flexibilität von FPGAs nutzen, während sie die Performance optimieren und andererseits Verlustleistung, Boardfläche und Kosten minimieren. „Unsere Zusammenarbeit mit Standardisierungsgremien wie IMEC und SEMATECH sowie der Einsatz des CoWoS-Prozesses von TSMC, bringen uns in eine ausgezeichnete Position, um künftig 3D-Bausteine rechtzeitig und mit der richtigen Funktionalität an unsere Kunden liefern zu können,“ sagte Bill Hata, Senior Vice President für Worldwide Operations und Engineering bei Altera. „Die Implementierung von 3D-Technologien in unsere Bausteine wird uns in die Lage versetzen, unsere technologische Führerschaft fortzusetzen und die Einschränkungen durch „Moore’s Law“ zu überwinden.“ „Unsere Partnerschaft mit Altera dauert nun schon fast zwei Jahrzehnte an. In dieser Zeit haben wir eng zusammengearbeitet, um weltweit führende Halbleiter-Technologien und -Fertigungsprozesse zu entwickeln, “ sagte Rick Cassidy, President von TSMC North America. „Die Entwicklung der kommenden Generation von 3D-ICs ist ein gutes Beispiel wie die beiden Unternehmen kooperieren, um die Halbleiter-Technologie voranzubringen.“ CoWoS ist eine integrierte Prozess-Technologie, bei der Silizium-Chips mit einem Wafer über einen Chip-on-Wafer (CoW)-Bonding-Prozess verbunden werden. Dabei wird der CoW-Chip auf das CoW-On-Substrate aufgebracht, um die finale Komponente zu bilden. Indem der Chip auf den Wafer aufgebracht wird bevor der abschließende Fertigungsprozess erfolgt, wird eine fertigungsbedingte Verwerfung verhindert. TSMC plant den CoWoS-Prozess als eine Schlüsseltechnologie anzubieten.
Weitere Nachrichten
2019.06.14 15:58 V13.3.21-1