Infineon macht nächsten Schritt in der Wafer-Technologie
Nach der Ankündigung der weltweit ersten 300-Millimeter-Galliumnitrid (GaN)-Wafer-Technologie für Leistungselektronik und der Eröffnung der weltweit größten 200-Millimeter-„Siliziumcarbid (SiC) Power Fab“ in Kulim in Malaysia hat die Infineon Technologies AG jetzt den nächsten Meilenstein in der Halbleitertechnologie erreicht. Mit einer Dicke von nur 20 Mikrometern hat Infineon nach eigenen Angaben einen Durchbruch in Herstellung und Verarbeitung der dünnsten Silizium (Si)-Leistungshalbleiter-Wafer erzielt, die jemals in einer hochskalierten Halbleiterfabrik hergestellt wurden.
Wie es in einer Pressemitteilung heißt, seien die Silizium-Dünnwafer nur ein Viertel so dick wie ein menschliches Haar und halb so dick wie die aktuell fortschrittlichsten Wafer.
„Die weltweit dünnsten Silizium-Wafer sind ein Beleg dafür, dass wir bei Infineon die technischen Grenzen der Leistungs-Halbleitertechnologie bis ans Limit treiben, um unseren Kunden erstklassigen Mehrwert zu bieten. Der Durchbruch von Infineon in der Ultradünnwafer-Technologie ist ein bedeutender Schritt vorwärts im Bereich energieeffizienter Stromversorgungslösungen und hilft uns, das volle Potenzial der globalen Trends Dekarbonisierung und Digitalisierung auszuschöpfen“, freut sich Jochen Hanebeck, CEO von Infineon Technologies.
Die Innovation werde dazu beitragen, die Energieeffizienz, die Leistungsdichte und die Zuverlässigkeit in Stromversorgungslösungen für KI-Rechenzentren, Consumer-, Motorsteuerungs- und Computing-Anwendungen signifikant zu erhöhen. Die Halbierung der Waferdicke verringert den Substratwiderstand um 50 Prozent. Leistungsverluste in Power-Systemen können so im Vergleich zu Lösungen auf Basis von konventionellen Silizium-Wafern mit einer Dicke von 40-60 Mikrometern um mehr als 15 Prozent reduziert werden.
Für die Stromversorgung fortschrittlicher KI-Server-Anwendungen, bei denen die steigende Energienachfrage durch höhere Stromstärken angetrieben wird, ist dies besonders wichtig. In KI-Rechenzentren müssen Spannungen von 230 V auf eine Prozessor-Spannung von unter 1,8 V reduziert werden. Die Ultradünnwafer-Technologie fördert ein vertikales Stromversorgungs-Design, das auf der Trench-MOSFET-Technologie basiert und eine sehr nahe Positionierung am KI-Chip-Prozessor ermöglicht, wodurch Leistungsverluste reduziert und die Gesamteffizienz verbessert werden.
Um die technischen Hürden bei der Reduzierung der Waferdicke auf 20 Mikrometer zu überwinden, mussten Infineon-Ingenieure einen innovativen und einzigartigen Wafer-Schleifansatz entwickeln, da das Metallgehäuse, das den Chip auf dem Wafer hält, dicker als 20 Mikrometer ist. Dies beeinflusst die Handhabung und Verarbeitung der Rückseite des Wafers erheblich. Außerdem haben Herausforderungen wie Wafer-Bow (Krümmung) und Wafer-Separation einen großen Einfluss auf die Backend-Montageprozesse, die die Stabilität und erstklassige Robustheit der Wafer sicherstellen. Der Dünnwafer-Prozess auf 20 Mikrometer basiert auf der bestehenden Fertigungsexpertise von Infineon und gewährleiste eine nahtlose Integration der neuen Technologie in existierende Hochvolumen-Silizium-Produktionslinien, heißt es weiter.
