Siemens und IBM forschen gemeinsam an dreidimensionaler Chiparchitektur
Der deutsche Technologiekonzern Siemens und das US-amerikanische IT-Unternehmen IBM haben eine gemeinsame Forschungsinitiative zur Weiterentwicklung der dreidimensionalen Nanostack-Transistorarchitektur angekündigt. Das geht aus einer Mitteilung von IBM vom 14. Oktober hervor. Die neue Architektur soll eine höhere Transistordichte ermöglichen und damit die Leistungsfähigkeit und Energieeffizienz künftiger Halbleitergenerationen steigern. Nachdem IBM ihre prinzipielle Funktionsfähigkeit bereits demonstriert hat, wollen die Partner nun die technischen Hürden auf dem Weg zur industriellen Fertigung überwinden.
Virtuelle Modelle für gestapelte Transistoren
Im Rahmen der Forschungskooperation entwickeln Siemens und IBM virtuelle Modelle der Nanostack-Architektur und analysieren mithilfe von Simulationen mögliche Herausforderungen bei der Chipfertigung. Dabei kommt Siemens-Software für Electronic Design Automation (EDA), Prozesssimulation und Lithografieoptimierung zum Einsatz. IBM liefert mit seiner Nanostack-Architektur den technologischen Ausgangspunkt für die gemeinsame Forschung.
Die dreidimensionale Bauweise sieht mehrere übereinanderliegende und gegeneinander versetzte Ebenen mit Nanosheet-Transistoren vor. Nach Angaben von IBM soll die Architektur beim aktuellen 7-Ångström-Knoten annähernd 100 Milliarden Transistoren auf einer fingernagelgroßen Fläche ermöglichen. Die einzelnen Ebenen können laut Mitteilung aus unterschiedlichen Materialien bestehen, sodass sich Leistung und Energieeffizienz der Transistoren unabhängig voneinander optimieren lassen.
Höhere Transistordichte für künftige Chipgenerationen
Mit der neuen Kooperation wollen Siemens und IBM die Entwicklung von der bisherigen Machbarkeitsdemonstration bis zur industriellen Fertigung beschleunigen. Mithilfe virtueller Modelle wollen sie Chipentwürfe optimieren und mögliche Fertigungsprobleme frühzeitig erkennen und lösen. Auch für Nanostack-Generationen jenseits des aktuellen 7-Ångström-Knotens wollen die Unternehmen geeignete Entwurfs- und Fertigungsverfahren entwickeln. Die dreidimensionale Architektur soll künftig eine höhere Transistordichte sowie Fortschritte bei Leistung und Energieeffizienz ermöglichen.
Huiming Bu, Vice President of Silicon Technology R&D bei IBM, erklärte: „Nanostack ist eine skalierbare Transistorplattform, die den Übergang von der zweidimensionalen zur dreidimensionalen Skalierung ermöglichen soll. Sie steht für einen grundlegenden Wandel in der Halbleiterindustrie und eröffnet einen Weg, die für KI und andere neue Technologien im kommenden Jahrzehnt notwendige Skalierung von Logikchips fortzusetzen. Wir freuen uns auf die Zusammenarbeit mit Siemens, um diese Technologie weiterzuentwickeln und neue Ansätze für die Skalierung im Ångström-Bereich zu erforschen.“
Ankur Gupta, Executive Vice President EDA IC Portfolio bei Siemens, erklärte: „Um Halbleiter bis in den Ångström-Bereich zu skalieren, müssen Bauelementphysik, EDA- und Fertigungssoftware sowie die Produktionsprozesse eng aufeinander abgestimmt sein. Da physische KI außergewöhnlich hohe Anforderungen an Chiparchitekturen stellt, markiert IBMs dreidimensionaler Nanostack-Entwurf einen bedeutenden Fortschritt. Unsere Zusammenarbeit mit IBM bei der virtuellen Modellierung, Simulation, Lithografie und Optimierung der Designsoftware ist ein wegweisender Schritt, um physikalische Grenzen frühzeitig zu berücksichtigen und die Entwicklung dieser komplexen Architekturen zu beschleunigen.“
