Imec und EVG erzielen 200-nm-Pitch beim Wafer-zu-Wafer-Hybridbonding
Das belgische Halbleiterforschungszentrum imec und der österreichische Anlagenhersteller EV Group haben beim Wafer-zu-Wafer-Hybridbonding einen 200-nm-Pitch für Kupferverbindungen erzielt. Das geht aus einer gemeinsamen Pressemitteilung der Unternehmen vom 28. Mai hervor. Der Prozessnachweis adressiert künftige 3D-Chiparchitekturen, bei denen Logik- und Speicherebenen dichter gestapelt werden. Imec und EVG stellen die Ergebnisse auf der IEEE Electronic Components and Technology Conference 2026 vor.
Overlay unter 40 Nanometern auf 300-mm-Wafern
Der Nachweis gelang auf einem Testträger mit routbaren Verbindungen. Auf jedem Wafer wurden vor dem Bonden vier Verbindungsschichten gefertigt. Nach dem Wafer-zu-Wafer-Hybridbonding blieb der Cu-Pad-zu-Cu-Pad-Overlay-Vektor laut Mitteilung bei allen Chips auf dem gesamten 300-mm-Wafer unter 40 Nanometern. Den Bonding-Prozess führten die Partner mit dem Hybrid- und Fusions-Waferbonding-System GEMINI FB von EVG durch.
Zsolt Tokei, imec-Fellow und Programmdirektor für 3D-Systemintegration, erklärte: „Dieses bahnbrechende Ergebnis beim Fine-Pitch-Hybridbonding wurde durch die gemeinsame Optimierung aller kritischen Elemente des Hybridbonding-Prozessablaufs von imec erzielt.“
Technik soll Logik- und Speicher-Stacks voranbringen
Der 200-nm-Pitch soll vor allem künftige 3D-Aufbauten für Logik- und Speicherebenen voranbringen. In imecs CMOS-2.0-Roadmap werden Funktionen eines System-on-Chip auf mehrere Ebenen verteilt und über 3D-Verbindungen kontaktiert. Je nach Chiparchitektur kann auch die Logik in eine High-Drive- und eine High-Density-Ebene getrennt werden. Solche Logik-zu-Logik- und Speicher-zu-Logik-Stacks erfordern laut Mitteilung extrem hohe Interconnect-Dichten.
Zsolt Tokei sagte: „Wir treiben unseren Prozess für das Hybrid-Wafer-Bonding weiter voran und setzen unsere Roadmap mit einem Interconnect-Pitch von deutlich unter 200 nm fort, um die anspruchsvollsten Anwendungsfälle für das Stacking von Logik-zu-Logik- und Speicher-zu-Logik-Schaltungen zu erschließen.“
Paul Lindner, Executive Technology Director bei der EV Group, erklärte: „Die langjährige Zusammenarbeit mit imec spiegelt die wichtige Rolle wider, die das Wafer-Bonding auch weiterhin für die Entwicklung von Halbleiterbauelementen der nächsten Generation spielt.“
Die vollständigen Ergebnisse stellte imec heute auf der ECTC 2026 in der Präsentation „Wafer-zu-Wafer-Hybridbonding-Technologie mit 200 nm Verbindungsabstand“ vor.
