Bleifrei-Produktion & Herausforderungen bei der Veränderung von Prozessen

1) Bleifreie Lotlegierungen Im Allgemeinen eignen sich alle Varianten der Zinn-Silber-Kupfer-Lotlegierungen (Sn-Ag-Cu SAC) mit einem Silberanteil von 3,0% bis 4,0% für bleifreies Reflow- und Wellenlöten. Der IPC hat in Zusammenarbeit mit Lotherstellern und EMS-Providern (wie z. B. Flextronics) Studien an SMT-Testleiterplatten durchgeführt, die zeigten, dass zwischen den unterschiedlichen Legierungsvarianten in Bezug auf Prozessleistung und thermischen Zyklen keine signifikanten Unterschiede bestehen. Wenn der Silbergehalt jedoch deutlich niedriger ist (wie bei SAC105), wird die thermomechanische Zuverlässigkeit negativ beeinflusst, da die Mikrostruktur des Lots in der intermetallischen Phase weniger Ag3Sn enthält. SAC105 eignet sich daher eher für die Lotkugeln (Balls) von BGAs/CSPs bei Mobiltelefonen, wo die Zuverlässigkeit bei Falltests kritischer ist, als die Zuverlässigkeit bei thermischen Zyklen. Bei weniger kritischen Anforderungen an die Zuverlässigkeit ist eine Zinn-Kupfer-Legierung eine brauchbare Alternative für das Wellenlöten preissensitiver Produkte. In der Industrie wurden verschiedene Sn-Cu-Legierungen, auch mit Zusätzen wie Silber (Ag), Nickel (Ni) und weiteren Elementen, untersucht. Neben Kostengesichtspunkten spielen auch Zuverlässigkeit, Lochdurchstieg und Lösung des Kupfers (insbesondere beim Reworken bedrahteter Bauelemente) bei der Auswahl einer Legierung für das Wellenlöten eine wichtige Rolle. Die Qualifizierung und Einführung einer neuen Lotlegierung für die Massenproduktion ist ein so grundlegendes Projekt, dass es industrieweiter Anstrengungen bedarf. Flextronics arbeitet mit mehreren Industriekonsortien zusammen, um verschiedene bleifreie Legierungen für Lotpaste, Lotbarren, BGA-Lotkugeln etc. zu untersuchen. Dabei hoffen die beteiligten Unternehmen, eine Legierung zu finden, die sich generell für alle Applikationen eignet. 2) Kompatibilität Zur Zeit des Wechsels der Industrie auf bleifreie SAC-Legierungen für BGA-/CSP-Lotkugeln ist Löten mit Zinn-Blei-Legierungen bei verschiedenen Produktkategorien noch weit verbreitet. Das bleifreie SAC-Lot mit seiner Schmelztemperatur von 217 °C wird beim Reflowlöten mit verbleitem Lot und einem Peak-Temperaturbereich von 205 bis 215 °C nicht immer vollständig aufschmelzen. Der Effekt der Selbstzentrierung ist minimal oder findet gar nicht statt. Area Array Packages mit engem Ball-Raster sind davon besonders betroffen. Da die Balls beim Löten nicht kollabieren, wirken sich Koplanaritätsfehler verstärkt aus. Die fehlende Durchmischung führt zu stark getrennten Mikrostrukturen, die aus metallurgischer Sicht die Homogenität und Zuverlässigkeit der Lötstelle beeinträchtigen und zu verstärkten Bildung von Fehlstellen (Voids) führt. Flextronics hat umfangreiche Studien durchgeführt, um diejenigen Prozessbedingungen zu ermitteln, die zu minimalen Risiken führen. Die vollständige Durchmischung des Zinn-Blei-Lots mit dem Ball aus SAC-Legierung ist eine wesentliche Voraussetzung dafür, dass sich gleichmäßige, homogene Mikrostrukturen bilden. Unsere Studien haben gezeigt, dass das Massenverhältnis zwischen dem Zinn-Blei-Lot und dem SAC-Ball sowie die Löttemperatur im Wesentlichen den Grad der Lösung und Durchmischung bestimmen. Zur Bewertung der Zuverlässigkeit müssen insbesondere die Belastungen der Lötstelle betrachtet werden. Thermische Zyklen führen meist zu Ausfällen innerhalb des Lots, dynamisch-mechanische Belastungen hingegen eher zu Ausfällen an der Grenzschicht. Die thermomechanische Zuverlässigkeit hängt gemäß unserer Studien stärker von der Homogenität der Mikrostrukturen ab, als die dynamisch-mechanische Zuverlässigkeit bei Schock- oder Fallbelastungen. Verschiedene SAC-Legierungen für Lotpaste und BGA-Balls, die in jüngster Zeit auf den Markt kommen, sorgen für weitere Kompatibilitäts-Unsicherheiten und werden derzeit aktiv untersucht. 3) Änderungen des Leiterplattenlayouts Es hat sich gezeigt, dass im Bereich der SMD-Technologie beim Wechsel auf bleifreies Löten keine wesentlichen Änderungen bezüglich des Pad-Designs erforderlich sind. Unsere Studien haben z. B. belegt, dass die Faustregel für das Pad-Design, die verhindert, dass die Bauelemente beim zweiten Reflowdurchgang herabfallen, auch für die Bleifrei-Technologie gelten. Wir haben unsere Design-Regeln auf der Basis umfangreicher, systematischer Versuche erstellt. Aktuell sind bereits alle Design-Regeln auf die Bleifrei-Technologie ausgerichtet. Beim Wellenlöten bedrahteter Bauelemente waren jedoch Änderungen der Design-Regeln erforderlich, um den Prozess an die unterschiedlichen physikalischen Eigenschaften von bleifreien und Zinn-Blei-Loten anzupassen - insbesondere um die Anforderungen an den Lotdurchstieg bei dicken Leiterplatten zu erfüllen. Die grundlegenden Richtlinien wie z. B. die Bauteildrehlage in Bezug auf die Lötrichtung, Lotfänger-Pads etc. gelten weiterhin auch für bleifreies Wellenlöten. Es ist generell wichtig, das Leiterplattenlayout zu optimieren. Insbesondere die Verteilung von Bauelementen und Kupferflächen auf der Leiterplatte sollte sorgfältig überprüft werden, um die Temperaturunterschiede über die Leiterplattenbereiche zu minimieren. Insbesondere beim Wellenlöten muss der thermische Effekt von Kupferflächen auf den Lotdurchstieg bei dicken Leiterplatten sorgfältig untersucht werden. 4) Pad-Kraterbildung bei Leiterplatten Laminatmaterial für Leiterplatten muss bezüglich der Anforderungen der Bleifrei-Technologie qualifiziert werden. Bei Bleifrei-Anwendungen wurde in der Industrie eine verstärkte Pad-Kraterbildung beobachtet, die mit unterschiedlichen Ausfallmechanismen auftritt. Die Rissbildung zeigt sich an der Grenzfläche, am Pad, durch abgehobenes Pad und durch Rissbildung an Prepregs. Unsere Untersuchungen haben gezeigt, dass das Auftreten der Pad-Kraterbildung durch mehrere Faktoren beeinflusst wird. Dazu gehören die Eigenschaften der Lotlegierung, die Lötstoppmaske, die Größe des BGAs, die Sprödigkeit der Leiterplatte, die Prozessparameter des Reflowlötens und natürlich die mechanische Belastung der Lötstellen. Um die Probleme der Pad-Kraterbildung zu minimieren wurde lötstoppmaskendefinierte Pads (solder mask defined SMD) und freigestellte Pads (non solder mask defined NSMD) mit einander verglichen und bezüglich unterschiedlicher Belastungssituationen (thermomechanisch gegenüber dynamisch-mechanisch) bewertet. 5) Prozess-Herausforderungen: Lotdurchstieg beim Wellenlöten, Lösung des Kupfers im Bad und fehlendes Verschmelzen des Lots mit dem Ball (head-in-pillow) Aufgrund der Oberflächenspannung bleifreier Lotlegierungen ist der Lotdurchstieg in den Montagelöchern bedrahteter Bauteile schwieriger, als bei Zinn-Blei-Legierungen. Besonders kritisch sind organische Oberflächenpassivierung (OSP) der Leiterplatte, dicke Leiterplatten mit Kupferflächen in Innenlagen (z. B. Masseflächen), die die Wärme entziehen und/oder Bauelemente mit großer thermischer Masse. Um einen befriedigenden Lotdurchstieg zu erreichen, müssen Lochgröße, Flussmittel, Schutzgas und das Wellenlöt-Profil gemeinsam optimiert werden. Aktuelle Untersuchungen bei Telcordia und IPC haben sich dieses Phänomens angenommen und haben für OEMs und EMS-Provider entsprechende Richtlinien herausgegeben. Flextronics hat umfangreiche Studien über den Einfluss des Lotdurchstiegs auf die Zuverlässigkeit durchgeführt und die Ergebnisse verschiedenen Industriegremien zur Verfügung gestellt. Kupfer-Erosion/Lösung ist eine metallurgische Reaktion, bei der Kupfer von der Leiterplatte in zinnreichem, geschmolzenen Lot in Lösung geht. Der höhere Zinnanteil der SAC-Legierungen, die höhere Lottemperatur beim Wellenlöten und die lange Haltezeit beim Reworken bedrahteter Technik haben bei der Bleifrei-Technologie zu verstärkter Lösung des Kupfers geführt. Die Endoberfläche der Leiterplatte, die Lotlegierung beim Wellenlöten sowie Wellenlöt- und Rework-Parameter (z. B. Temperatur, Zeit, Transportgeschwindigkeit und Lötrichtung) sind die Schlüsselparameter, die es zu optimieren gilt, um die Lösung des Kupfers zu minimieren. Die Ergebnisse unserer Untersuchungen wurden auf mehreren Konferenzen präsentiert. Der „Head-in-Pillow“-Fehler tritt auf, wenn der Ball des BGAs nicht mit der Lotpaste verschmilzt und dadurch keine metallurgische Verbindung mit der Leiterplatte entsteht. Der Ball „sitzt“ förmlich auf dem Lot der Leiterplatte. Es entsteht ein versteckter Fehler, da die Leiterplattenbaugruppe eventuell alle Produktionstests besteht, aber im Feld mit einem Frühausfall versagen kann. Unsere Forschungen haben gezeigt, dass dieser Fehler auf eine Vielzahl von Faktoren - häufig in Kombination - zurückzuführen ist. Die Überlagerung von LP-Verwindung, BGA-Verwindung, BGA-Koplanarität und Schwankungen der Lotpastenhöhe können während des Reflowlötens zu einer Lücke zwischen dem BGA-Ball und der Lotpaste führen. Schlechte Lötbarkeit der BGA-Balls, geringe Flussmittelaktivität in der Paste (aufgrund geringer thermischer Stabilität des Flussmittels und/oder geringen Pastenvolumens) können die Probleme weiter verschärfen. Ein ungleiches Temperaturprofil kann die Situation weiter verschlechtern, wenn dadurch der BGA-Ball und die Lotpaste ihre Schmelztemperatur nicht gleichzeitig erreichen. Der „Head-in-Pillow“-Fehler stellt eine besondere Herausforderung dar, da er schwer zu erkennen und zu vermeiden ist, was ein spezielles Problem bei der Evaluierung einer Lotpaste ist. Flextronics hat umfangreiche Studien zu diesem Thema durchgeführt und sich umfassendes Know-how bezüglich dieses wichtigen Themas erarbeitet. 6) Zuverlässigkeit bleifreier Lote Die Industrie hat sich durch Grundlagenforschung, beschleunigte Tests und Feldversuche umfangreiches Wissen über die Zuverlässigkeit bleifreier Lote verschiedener Legierungen auf Bauteilen, Leiterplatten und Lötstellen erarbeitet. Wir mussten feststellen, dass die Zuverlässigkeit bleifreier Lote ein sehr komplexes Feld ist, wenn man unterschiedliche Belastungsarten (thermomechanisch, dynamisch-mechanisch, elektrochemisch etc.) sowie unterschiedliche Belastungswerte (z. B. hohe/niedrige Stresswerte für thermische Zyklen) betrachtet. Daher ist die Definition und Interpretation von beschleunigten Testverfahren äußerst kompliziert und muss methodisch und umsichtig gehandhabt werden. Eine umfassende Übersicht zu diesem Thema habe ich in meinem Buch „Lead-Free Solder Interconnect Reliability“ [Zuverlässigkeit bleifreier Lötverbindungen] veröffentlicht. Prozesskontrolle beim Einsatz neuester Technologien Fortschreitende Miniaturisierung und Erhöhung der Funktionsdichte bilden zusammen mit Umweltverträglichkeit, kurzer Entwicklungszeit, niedrigen Kosten und hoher Zuverlässigkeit die führenden Trends bei Elektronik-Produkten. Die Nachfrage nach kleineren und leichteren Produkten (oder erweiterter Funktionalität bei gleicher Baugröße) ist die treibende Kraft für den Einsatz von 01005 und 0201 Chips, Finepitch QFPs (0,3 – 0,4 mm), SMT-Steckverbindern, Finepitch CSPs (0,3 – 0,4 mm), Flip-Chips und COBs sowie geringeren Abständen (< 0,2 mm/8 mil) zwischen Bauelementen. Der Einsatz bleifreier Löttechnologie macht die Herausforderungen nicht geringer. Dazu kommt noch die Technologie der Leiterplatten mit integrierten Bauelementen. Diese Techniken befinden sich bei Flextronics in unterschiedlichen Stufen der Entwicklung und Anwendung, um unseren Kunden wettbewerbsfähige Lösungen anbieten zu können. Inline Package-on-Package (PoP) ist eine Technologie, die bei Flextronics 2002 entwickelt wurde und bei Flextronics China 2003 bereits in der Massenproduktion eingesetzt wurde. PoP eröffnet einen neuen Weg zu weiterer Miniaturisierung und Erhöhung der Funktionsdichte bei Leiterplattenbaugruppen. Innerhalb des Produktgehäuses kann der verfügbare Platz vollständig ausgenutzt werden. Diese Aufbautechnik ermöglicht konfigurierbare Baugruppen und führt zu größerer Flexibilität innerhalb der Wertschöpfungskette: kürzere Entwicklungszeiten und besseres Management der Produktionsausbeute. Die Technologie ist seitdem in der Industrie äußerst populär geworden und hat die Serienproduktion von 3G Handheld-Produkten erst ermöglicht. Künftig werden diese Verfahren zur Miniaturisierung auch bei großformatigen Leiterplatten zum Einsatz kommen: entweder für „lokale Funktionsdichten“ oder aus Gründen der elektrischen Leistungsfähigkeit. Gleichzeitig haben wir auch an der Verbesserung der technischen Möglichkeiten für großformatige Leiterplatten mit großen, hochpoligen Array-Bauelementen und Steckverbindern sowie Backplanes für Telecom- und Computing-Anwendungen gearbeitet. Um Baugruppen in diesen neuen Technologien komplett fertigen zu können, bedarf es methodischer Optimierungen zahlreicher Produktionsaspekte. Sie beginnen mit dem Pad-Design der Leiterplatte, der Schablonentechnologie, dem Design der Schablonenöffnungen, der Auswahl der Lotlegierung, der Pastenevaluierung und dem Druckprozess. Bauelemente müssen spezifiziert werden, Bestückmaschinen evaluiert werden und Reflowprofile und die Atmosphäre müssen definiert werden. AOI-Maschinen sind zu evaluieren, der Rework-Prozess muss definiert werden, Zuverlässigkeitstests sind zu definieren und durchzuführen etc. Seit vielen Jahren führt Flextronics ein „Werksqualifizierungs-Programm“ durch, das sicherstellt, dass die Produktionsstätten weltweit diese hochentwickelten Fertigungsprozesse beherrschen. ----- Autor: Dr. Dongkai Shangguan, Vizepräsident – Advanced Technology, Flextronics