Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
© kornwa dreamstime.com
Markt |

Wie Akkus in Laptops und Smartphones länger durchhalten

Internetfähige Notebooks, Smartphones und Tablet-PCs gehören zum Alltag – der Ärger, den Akku bei häufigem Gebrauch sehr oft aufladen zu müssen, leider auch.

Wie man den Energiebedarf von mobilen Endgeräten senken und damit die Akkulaufzeit verbessern kann, daran haben die Partner des Projektes „CoolEnergy“ erfolgreich geforscht. Im Rahmen des vom Bundesministerium für Bildung und Forschung geförderten Spitzenclusters für energieeffiziente Informations- und Kommunikationstechnologie „Cool Silicon“ entwickelten Globalfoundries Dresden, das Advanced Mask Technology Center (AMTC), X-FAB Dresden und das Zentrum für Mikroelektronik Dresden (ZMDI) gemeinsam mit Forschern des Fraunhofer-Instituts für Integrierte Schaltungen (IIS)/ Institutsteil Entwurfsautomatisierung (EAS), der Technischen Universität (TU) Dresden, der Hochschule für Technik und Wirtschaft (HTW) Dresden und der NaMLab gGmbH zukunftsweisende Prozessoren und Hochleistungschips. „Dank der neuen Technologie können wir den Stromverlust von Chips signifikant reduzieren und damit wertvolle zusätzliche Akkulaufzeit erreichen“, erklärt Cool Silicon-AREA1-Leiterin für Mikro- und Nanotechnologien und Projektleiterin CoolEnergie Dr. Sabine Kolodinski von Globalfoundries Dresden. Das Projekt war eines der drei Leitvorhaben des sächsischen Spitzenclusters und wurde über eine Laufzeit von insgesamt fünf Jahren gefördert. Um die Energieeffizienz von Computing-Plattformen wie Laptops oder Smartphones, High-Performance-Computern, Videospielkonsolen, Netzwerkkomponenten und mobilen Anwendungen zu erhöhen, richteten die Projektpartner ihren Fokus auf die Entwicklung energieeffizienter Technologien und die Verbesserung der Lithographiemasken im Chipherstellungsprozess. Weniger Leckströme = höhere Energieeffizienz Für diese sogenannte High-k-Metal-Gate (HKMG)-CMOS-Technologie haben die Chipspezialisten von Globalfoundries neue hocheffiziente Transistoren entwickelt. Eingesetzt auf Chipstrukturgrößen von 32 und 28 Nanometern reduziert diese Technologie die auftretenden Leckströme signifikant. Bestimmt werden die Leckströme des Chips durch das Zusammenspiel aller Transistoren aber auch durch den einzelnen Transistor. Modellrechnungen der HTW Dresden analysierten die neuen Transistorgeometrien. Charakterisiert und untersucht wurde das Verhalten der entwickelten Transistoren durch eine Messmethode, die das NaMLab in Dresden entwickelt hat. „Wie ein tropfender Wasserhahn zu einer Verschwendung von Wasser führt, führen Leckströme in Halbleiterchips zu einer Verschwendung von Energie. Mit der neuen HKMG-CMOS-Technologie ist es nun möglich, bei gleichbleibender Leistung die Leckströme eines Transistors innerhalb eines Mikroprozessors je nach Transistortyp um den Faktor 200 bis 1000 zu reduzieren“, erläutert Dr. Kolodinski das Prinzip. „Damit lässt sich beispielsweise die Laufzeit eines durchschnittlichen Laptops oder Smartphones um 30 Prozent im Vergleich zur Vorgängergeneration erhöhen.“ So kann durch den Einsatz dieser neuen Technologie auch der Energiebedarf von WLAN-Routern deutlich gesenkt werden. „In Europa gibt es rund 280 Millionen WLAN-Haushalte. Wenn 200 Millionen von ihnen die neue Technologie nutzten, würde der Energiebedarf jährlich so stark sinken, dass sich allein für den beschriebenen Anwendungsbereich die Leistung eines durchschnittlichen Kernkraftwerkes (600 Megawatt) einsparen ließe“, so die Projektleiterin. Präzise Masken und Chipdesigns für Halbleiterchips der neuesten Generation Die Experten für Lithographiemaskentechnologie von AMTC verbesserten dank eines modularen Analysesystems die Lithographiemasken für die Chipherstellung. „Damit wurde die Gleichmäßigkeit der Strukturen verbessert und die Linienrauigkeit auf der Maske um 24 Prozent im Vergleich zur Vorgängerplattform vermindert“, so Dr. Markus Bender vom AMTC weiter. „Durch gleichmäßigere Chipstrukturen werden gleichzeitig die Leckströme verringert.“ Wie die energieeffizienten Chips aufgebaut sein müssen, haben die Forscher am Fraunhofer IIS/EAS erforscht. Sie entwickelten ein Modell zur Berechnung von elektronischen Chips, das in der Fertigung auftretende, gerade noch geduldete Toleranzen berücksichtigt. Diese können etwa durch minimal inhomogene Temperatur im Prozessraum, ungleichmäßige Strukturlinien oder geringe Schwankungen der Versorgungsspannung im Betrieb der Chips entstehen. „Mit dem genaueren Modell können wir nicht nur die Chipqualität verbessern, sondern dank der optimierten Algorithmen auch schneller zu neuen Schaltkreisen kommen“, erläutert Dr. Manfred Dietrich, Abteilungsleiter am Institutsteil IIS/EAS. „Und man darf nicht vergessen: Selbst moderne Computer rechnen heute noch mehrere Tage an den Simulationsmodellen für die Chipproduktion. Die Cool Silicon-Methode verkürzt den Zeitraum auf ein Minimum und spart so letztlich auch wieder wertvolle Energie.“ Robuste Chipstrukturen für neue Laptops und moderne LED-Lampen Ein normaler Laptop arbeitet zum Beispiel mit weniger als 3 Volt. Das heißt, die Netzspannung muss erst auf die niedrigere Spannung gewandelt werden, auch um die empfindlichen Chipstrukturen zu schützen. X-FAB Dresden hat eine auf Energieeffizienz optimierte Hochvolt-Foundry-Technologie für Anwendungen direkt am 230V-Spannungsnetz entwickelt. Diese Technologie ist ideal einsetzbar für energiesparende Anwendungen wie LED-Beleuchtung sowie Ladegeräte und Netzteile mit geringem Standby-Stromverbrauch. Höchste Energieeffizienz in Chips durch ZMDIs Integriertes Digitales Power Management Im Rahmen des Projektes „CoolEnergy“ hat ZMDI einen Chip mit einem integrierten digitalen Smart Power Management-System realisiert. Dies ermöglicht die zukünftige Entwicklung von komplexen Chips (sogenannte System on Chips, SoCs) mit integriertem Digital Power Management bei höchst möglicher Energieeffizienz. High-Speed-System-Elektronik in Telekommunikations-Switches, Netzwerk-Router, Basisstationen, Server oder Speichergeräte zeigen einen höheren Strombedarf, und zwar bei weiter zunehmender Rechenleistung. Um diesen höheren Strombedarf entgegenzuwirken, kommen für aktuelle High-Speed-Systeme immer öfter energieeffiziente Netzteile mit komplexer Steuerungstechnik zum Einsatz. ZMDIs integrierte Smart Power Management (SPM)-Technologie ermöglicht es, eine höhere Energieeffizienz in allen Ausgangslastbedingungen zu erreichen, um so die neuesten Energiestandards zu erfüllen. Gleichzeitig verbessert die Anwendung der ZMDI-SPM-Technologie in elektronischen Systemen die Energieeffizienz im Vergleich zu herkömmlichen analogen Lösungen durch die Vereinfachung des Überwachungssystems für Energie-und Wärmemanagement in den Point-of-Load-(POL)- Stromversorgungen. Durch die integrierte Lösung wurde die Reaktionszeit des Spannungswandlers so verringert, dass sich durch den dynamischen Energieeffizienzgewinn je nach Ausgangslastbedingungen eine bis zu über 50-prozentige zusätzliche Energieeinsparung erzielen lässt. Hohe Rechenleistung bei geringeren Kosten Wie energieeffizientes Computing in der erfolgreichen Umsetzung aussieht, zeigte das Zentrum für Informationsdienste und Hochleistungsrechnen (ZIH) der TU Dresden. Der CoolEnergy -Partner hat Verfahren entwickelt, die – unter Berücksichtigung der Anforderungen der jeweils ausgeführten Software – gleichzeitig die Betriebsspannung und Taktfrequenz der Prozessoren reduzieren und einzelne Rechenkerne bedarfsgerecht ab- oder zuschalten. „Mit den Forschungsarbeiten in CoolEnergy haben wir den Weg geebnet für die zielgerichtete Steuerung unserer Hochleistungsrechner und die Effizienzoptimierung der Simulations-Anwendungen, was den Energieverbrauch und damit auch die Betriebskosten deutlich reduziert“, freut sich Prof. Dr. Wolfgang Nagel, Direktor des Zentrums.

Anzeige
Anzeige
Weitere Nachrichten
2024.04.25 14:09 V22.4.31-1
Anzeige
Anzeige