Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Komponenten | 26 August 2008

Qimonda hat mit Volumenfertigung der Rambus XDR DRAMs begonnen

Qimonda hat mit der Lieferung von XDR-DRAMs in Volumenstückzahlen für das Entertainment-System PLAYSTATION3 (PS3) begonnen.

Qimonda hat die ersten Muster der XDR-DRAMs mit 512 Mbit Kapazität im Januar 2008 ausgeliefert. Mit den XDR-Speicherlösungen erweitert Qimonda sein Portfolio an speziellen DRAM-Produkten, um Applikationen mit hoher Leistungsfähigkeit und Bandbreite in den schnell wachsenden globalen Märkten für Computing und Consumer-Elektronik effizient zu unterstützen. „Wir sind stolz darauf, dass wir mit der Volumenfertigung unserer XDR-Produkte für die PS3 begonnen haben. Das stellt einen weiteren wichtigen Meilenstein im Rahmen unserer Produktdiversifizierungs-Strategie dar und unterstreicht unsere führende Position bei spezialisierten Halbleiterspeichern“, sagte Robert Feurle, Vice President Business Unit Specialty DRAM der Qimonda AG. „Wir können unsere Kunden mit XDR-DRAMs in vielfältigen Anwendungen unterstützen.“ Die XDR-Speicherarchitektur hat sich in hochvolumigen, kostensensitiven Anwendungen bewährt. XDR-DRAMs von Qimonda arbeiten mit 3,2 Gbit/s und bieten so mit einem einzigen Baustein (mit 2 Byte Breite) eine maximale Speicherbandbreite von 6,4 GByte/s. Mit einem Produktfahrplan, der die Erweiterung auf 6,4 Gbit/s bzw. 12,8 GByte/s vorsieht, bieten die XDR-DRAMs eine Performance, die höher als die der aktuellen Standard-DRAMs ist. Mit XDR-DRAMs können Entwickler eine einzigartige Leistungsfähigkeit bei geringster Bauelemente-Anzahl erzielen. Ergänzt durch umfassende Entwicklungsunterstützung, die vom Chip-Design bis zur Systemintegration reicht, bietet die preisgekrönte XDR-Speicherarchitektur leistungsfähige Funktionsmerkmale auf Basis patentierter Rambus-Technologien. Dazu gehören das Strom sparende DRSL (Differential Rambus Signaling Level), die ODR (Octal Data Rate)-Technologie für den Datentransfer von acht Bit/Taktzyklus, die FlexPhase-Schaltungstechnologie für den präzisen On-chip-Abgleich der Daten mit dem Takt und DPP (Dynamic-Point-to-Point) für verbesserte Signalintegrität und Skalierbarkeit.
Weitere Nachrichten
2019.06.25 20:13 V13.3.22-1