Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Elektronikproduktion | 25 Mai 2009

Boundary Scan und JTAG-Emulation: Kombination für fortgeschrittene strukturelle Tests und Diagnosen

Während für Entwicklungsingenieure die ständigen Neuigkeiten von immer besseren Chip-Technologien, höheren Taktfrequenzen und leistungsfähigeren Prozessoren Musik in den Ohren sind, werden die Sorgenfalten der Testingenieure immer größer.


Die Herausforderung des zukünftigen Testens
Das ist auch kein Wunder, denn während in der Vergangenheit vor allem der ständig sinkende Testzugriff Sorgen bereitete, kam in den letzten Jahren ein weiteres Problem hinzu – die dramatisch ansteigende Dynamik der Signalübertragungen und der damit verbundenen Funktionen. Die daraus resultierenden Fehler-Phänomene haben zwangsläufig Auswirkungen auf die notwendige Testdynamik und bewirken im Verbund mit dem bereits erwähnten reduzierten Testzugriff eine kontinuierlich sinkende Effi zienz bisheriger Teststrategien. Tabelle 1 gibt hierzu einen qualitativen Vergleich diverser elektrischer Methoden und versucht, Trends zu veranschaulichen.



Dabei wird deutlich, dass strukturelle Tests enorme Vorteile in punkto Testautomatisierung, Diagnose und deterministischer Fehlerabdeckung haben, allerdings fehlt die notwendige Testgeschwindigkeit um zumindest At-Speed-Tests zur Abdeckung dynamischer Fehlerphänomene auszuführen. Hierzu sind Funktionstests besser geeignet, allerdings ist der Aufwand enorm und die Fehlerdiagnose stark eingeschränkt. Insofern ist eine Testtechnik, welche alle Forderungen erfüllt, weder existent noch in Sicht. Vielmehr ist ein geeigneter Mix der richtige Weg. Als besonders interessante Kombination ist hierbei der Mix aus Boundary Scan Test und Emulationstest einzustufen.

Boundary Scan und Emulationstest – Freunde oder Feinde?
Die Grundtechnik von Emulationstests ist nicht neu und wurde schon in den frühen 80er Jahren erfolgreich praktiziert und gerätetechnisch unterstützt. Dabei kamen prozessorspezifi sche PODs zum Einsatz, welche anstelle des nativen μP in den Sockel eingesteckt wurden und die Steuerung des Systembuses übernahmen. Über einen solchen Busemulationstest waren alle angeschlossenen Bausteine einschließlich peripherer Interfaces dynamisch testbar. Die gleiche Technik wurde auch zur Softwareverifikation in Form von In-Circuit Emulatoren (ICE) angewendet.

Doch auch in diesem Bereich machten der sinkende physikalische Zugriff und die steigenden Taktraten neue Konzepte notwendig. Heutzutage erfolgt die Emulation über sogenannte On-Chip Emulatoren (OCE), welche das Software-Debugging über chipresidente Emulations-Logik ermöglichen. Neben proprietären Interfaces kommt als Kommunikationsport dabei insbesondere der vom IEEE1149.1 bekannte JTAG-TAP zum Einsatz.

Hierzu existiert auch ein entsprechender Standard, allerdings sind in der Praxis vielfältige Implementierung von JTAGPorts anzutreffen. Das faszinierende an dieser Lösung ist, dass der μP-Kern ohne Performanceverlust über lediglich fünf Wires und ohne weitere externe Hardwareressourcen vollständig kontrollierbar wird. Diese Eigenschaft lässt sich auch hervorragend für JTAG-TAP gesteuerte Emulationstests auszunutzen. Wie sich ein solcher Test im Vergleich zu Boundary Scan positioniert, zeigt Abbildung 1.



Die Gegenüberstellung macht den sich ergänzenden Charakter beider Techniken deutlich. Dabei wird auch klar, dass Emulationstests prinzipiell klassische Funktionstests darstellen und somit auch mit allen Vor- und Nachteilen dieses Verfahrens behaftet sind. Eine Kombination beider Techniken erscheint damit absolut sinnvoll, allerdings müssen entsprechende Systemlösungen die Synergie zwischen beiden Verfahren auch umsetzen. Hier verfolgt VarioTAP von GÖPEL electronic einen neuen Lösungsansatz.

VarioTAP – Fusion von Boundary Scan und Emulation Test
Eine Betrachtung der bisher verfügbaren Systemlösungen führt zur Einteilung in drei verschiedene Leistungsklassen:

• Lose Kombination
• Hybride Integration
• Totale Fusion

Dabei unterscheiden sich die Systeme aus den ersten beiden Kategorien insbesondere durch die Möglichkeit, einheitliche Hard- und Software zur Testausführung zu nutzen, die Testgenerierung bleibt davon unberührt und erfolgt getrennt. Damit wird das Potential beider Verfahren aber nur teilweise freigesetzt, denn ein Boundary Scan Test wird dadurch nicht dynamischer und ein Emulationstest nicht struktureller oder diagnostischer. Alternativ hierzu betrachtet VarioTAP®als erster Vertreter der dritten Kategorie das Prinzip des Emulationstests aus dem testtechnischen Blickwinkel von BScan als eine designintegrierte Pin-Elektronik (Abbildung 2).



In konsequenter Umsetzung dieser Sichtweise ermöglichen die VarioTAP-Softwarewerkzeuge die Ansteuerung der dynamischen Emulations-Pin-Elektronik auf dem gleichen Vektor-Niveau wie für die statische Boundary Scan Pin-Elektronik. Damit wächst das Handling von Emulationstests organisch in das existente System-Handling von Boundary Scan Tests hinein und ermöglicht direkte Interaktionen als ein Element der vollständigen Fusion (Abbildung 3). Das zweite Element bildet die adaptive Streaming-Technologie von VarioTAP, welche die gleichzeitige Ansteuerung beider Pin-Elektroniken erlaubt (Abbildung 3).



Da systemseitig auch eine Tool-Suite zur manuellen, und zur Automatischen VarioTAP-Testprogrammgenerierung (AVTG) zur Verfügung steht, sind vorhersagbare Fehlerabdeckungen und Pin-Level-Diagnostik erzielbar. Dabei nutzt z.B. das AVTG-Tool zum Zugriffstest von (dynamischem) RAM ebenfalls strukturelle Testvektoren und Diagnoseprozessoren wie beim Boundary Scan Test. Damit wird im Endeffekt eine totale Fusion von Boundary Scan und Emulationstest auf Basis einer einheitlichen Software-und Hardwareplattform erreicht und der Einsatz fortgeschrittene struktureller Teststrategien wird möglich.

Teamwork überwindet die Barrieren
Der Emulationstest durch VarioTAP erweitert die Testabdeckung bei modernen Designs (Abbildung 4) über Boundary Scan hinaus deutlich.



Gleichzeitig entschärft es die Notwendigkeit einiger kritischer DfT-Anforderungen (z.B. Steuerbarkeit von Clocks) und ermöglicht schnelle Flash-Programmierungen. Vor allem bei komplexen Tests von scanunfähigen analogen und digitalen Schaltungspartitionen und hochdynamischen Strukturen ist der Emulationstest äusserst effektiv und kann die Qualität der Testprogramm-Entwicklung fundamental beeinfl ussen (Abbildung 6). Damit überwindet VarioTAP prinzipiell die bereits in Abb.1 gezeigten Nachteile des statischen Boundary Scan und des konventionellen Emulationstest gleichermaßen.





Vorteile durch VarioTAP
Aufgrund der bisher dargestellten technischen Features und der Tatsache, dass in Interaktion zu VarioTAP nicht
nur Boundary Scan, sondern auch externe Testinstrumente angesteuert werden können, ergeben sich eine Vielzahl essentieller Vorteile und neuer Möglichkeiten:
• Kalkulierbare Testabdeckung zur Definition optimaler Teststrategien
• Höchste Produktivität bei der Testprogramm-Generierung durch ATPG
• Fortgeschrittene strukturelle Testung mit Pin-Level-Diagnose
• Spezielle Diagnosesoftware oder Test-Firmware entfällt
• Einheitliche Systemplattform mit vollintegrierter Tool-Suite
• Eine zentrale Sprache zur Steuerung von Emulationstest und BScan Test
• Synchrones Debugging von BScan-, und Emulations-Vektoren
• Unterstützung sämtlicher JTAG-CPUs durch VarioTAP-Modellbibliothek
• Schnelle Programmierung von Embedded oder externem Flash
• Multi-TAP- und Multi-Core-Support einschließlich In-System-Emulation
• Benötigt weder spezifisches Wissen noch die native Tool-Chain des μP
• Nutzung als Stand-alone-System, oder integriert in ICT, FPT, MDA, FCT

Da VarioTAP ohne invasive Nadeln auskommt und prinzipiell nur über die TAP-Signale gesteuert wird, kann das Verfahren in allen Produkt-Lebensphasen angewendet werden.
• Prototypen sind schneller und tiefer testbar (Rapid Prototyping)
• Software-Verifikation auf „known-good“-Boards ohne spezielle Diagnoseroutinen
• Concurrent Engineering von HW-/SW-Design und Test wird möglich
• Ermöglicht hierarchischen Test auf SoC-, Board-, und System-Level
• Das Timing für New Product Introductions (NPI) wird kürzer
• Produktionstests werden bei gesteigerter Qualität kostengünstiger
• Weniger Testpunkte und Nadeln beim ICT senken die Fixture-Kosten
• Kürzere Reparaturzeiten durch bessere Diagnosemöglichkeiten
• Verringerung des toten Kapitals an „dead“- und „No-Failure-Found“-Boards
• Höhere Effizienz beim Field-Service-Einsatz

Während im Labor Stand-alone-Systeme zum Einsatz kommen, ist für die Produktion nach wie vor ein Mix verschiedener Testtechniken empfehlenswert. Dabei muss jedoch unter verschiedensten Aspekten abgewogen werden (Tabelle 2).

Eine der interessantesten Varianten ist hierbei die Kombination mit Flying Probern, da sie sowohl den analogen Part abdecken können, die Proben aber gleichzeitig auch als virtuelle Boundary Scan Pins zum komplementären Boundary Scan Test und zur Feindiagnostik einsetzbar sind.



Blick auf die technische Implementierung in die System-Plattform
VarioTAP ist komplett in die Integrierte Entwicklungsumgebung SYSTEM CASCON eingebunden (Abbildung 7).



Die Entwicklung der Emulationstests beruht daher auch auf den gleichen Projektdaten wie bei Boundary Scan und nutzt auch die gleichen System-Auxiliaries wie Device-Library, Debugger, Testcoverage Analyzer oder ScanVision zur graphischen Anzeige diagnostizierter Fehler oder getesteter Pins. Neben den VarioTAP-Werkzeugen spielt ein Element eine zentrale Rolle – die VarioTAP-Modelle. Sie sind als modulare IP strukturiert und refl ektieren de facto eine Art Verhaltensmodell des μP für die unterschiedlichen Applikationen. Dabei wird grundsätzlich zwischen Flash-Programmierung, Bus Emulations Test (BET) und System Emulation Test (SET) unterschieden. Abstrakt formuliert sind VarioTAP-Modelle für die Emulation in etwa das gleiche, wie BSDL-Files für Boundary Scan (Abbildung 8).



Die Anzahl der IP in einem VarioTAP-Modell ist prinzipiell nicht limitiert, wobei auch die Ausführung kundenspezifischer IP problemlos möglich ist und standardmäßig unterstützt wird. Da mehrere VarioTAP-Modelle gleichzeitig aktiv sein können, besteht grundsätzlich die Möglichkeit auch mehrere verschieden MCU auf einer Unit Under Test (UUT) anzusteuern. Hardwareseitig sind dabei bis zu 8 unabhängige TAPs auf Basis der SCANFLEX-Plattform verfügbar. Im Fall von Multi-Core-Applikationen ist die Zahl der Cores theoretisch unbegrenzt.

Zusammenfassung
Boundary Scan und JTAG-Emulation sind zwei einander hervorragend ergänzende Methoden, welche durch die von GOEPEL electronic entwickelte VarioTAP-Technologie zu einem extrem fl exiblen und leistungsstarken Team für fortgeschrittene strukturelle Tests verschmolzen werden. Aufgrund der organischen Implementierung ist eine einfache Migration von JTAG-Emulationstest in vorhandene Boundary Scan Projekte möglich. Der Einsatz von VarioTAP setzt das Potential beider Techniken vollständig frei und ermöglicht bei deutlich reduzierten Kosten eine wesentlich höhere Testqualität, kürzere Test- und Programmierzeiten und beste Diagnosegüte. Durch die modulare, auf Software-IP basierende Architektur ist die Systemlösung vollständig unabhängig gegenüber dem Target Prozessor(en) und bereits für zukünftige Applikationen und Standards vorbereitet.

Autoren: Thomas Wenzel und Heiko Ehrenberg (Göpel electronic)

Kommentare

Kritische Kommentare sind erlaubt und auch erwünscht. Diskussionen sind willkommen. Beschimpfungen, Beleidigungen und rassistische / homophobe und verletzende Äusserungen sind nicht erlaubt und werden entfernt.
Weiterführende Erläuterungen finden Sie hier.
Anzeige
Anzeige
Weitere Nachrichten
2017.12.13 22:15 V8.9.2-1