Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Anzeige
Komponenten | 15 November 2007

Infineon entwickelt neue Gehäusetechnologie

Infineon Technologies und Advanced Semiconductor Engineering Inc. (ASE), ein führender Anbieter von Packaging-Technologien, sind eine Partnerschaft eingegangen, um Halbleitergehäuse mit höherer Integrationsdichte, frei wählbarer Gehäusegröße sowie nahezu unbegrenzter Anzahl von Kontaktstellen im Markt einzuführen.
Während Halbleiter-Chips immer kleiner werden, kann das Gehäuse nicht weiter geschrumpft werden, weil sonst nicht mehr ausreichend Platz für Anschlussmöglichkeiten zur Verfügung stünde.

Infineon ist es nun gelungen, die Vorteile der Wafer Level Ball Grid Array-Technologie (WLB) – nämlich kostenoptimierte Produktion sowie verbesserte Leistungsmerkmale – um eine neue Technologie, embedded WLB (eWLB), zu erweitern. Alle Prozessschritte erfolgen wie bei WLBs hochparallel auf Wafer-Ebene. Das bedeutet, dass in einem Prozessschritt alle Bausteine auf dem Wafer gleichzeitig bearbeitet werden können. Um diese Vorteile nun weiter umzusetzen, haben Infineon und ASE eine Fertigungspartnerschaft vereinbart: Die von Infineon entwickelte Technologie wird mit dem Packaging-Know-How von ASE im Rahmen eines Lizenzmodells kombiniert.

Bei der eWLB-Technologie handelt es sich um eine zukunftsweisende Weiterentwicklung der WLB-Technologie, wobei die bekannten Vorteile, wie geringe Gehäuseabmessungen, exzellente elektrische wie thermische Performance und maximale Anschlussdichten dieser Technologie erhalten bleiben. Funktionalität und Einsatzbreite werden jedoch deutlich gesteigert: Durch eWLB können komplexe Halbleiterbausteine, wie zum Beispiel Modem- und Prozessorchips für Mobilfunkanwendungen, die eine hohe Anzahl von Lötstellen bei standardisierten Kontaktabständen benötigen, auf kleinstem Raum realisiert werden. Die Gehäuse können dabei mit einer nahezu beliebig hohen Anzahl von Lötkontakten ausgestattet werden. Durch die Möglichkeit einer zusätzlichen Verdrahtung um den eigentlichen Baustein erschließt sich die Wafer Level Packaging-Technologie auch für neue, platzsensitive Anwendungen.

Die neuen Gehäuse werden in Fertigungsstandorten von Infineon Technologies als auch im Rahmen eines Lizenzmodels bei ASE gefertigt. Erste Bausteine sollen Ende nächsten Jahres auf den Markt kommen.

Kommentare

Kritische Kommentare sind erlaubt und auch erwünscht. Diskussionen sind willkommen. Beschimpfungen, Beleidigungen und rassistische / homophobe und verletzende Äusserungen sind nicht erlaubt und werden entfernt.
Weiterführende Erläuterungen finden Sie hier.
Anzeige
Anzeige
Weitere Nachrichten
2017.11.14 20:30 V8.8.9-2